在场的秦龙、曲程都懵了。
7纳米直逼3纳米芯片性能？
这怎么可能！
简直闻所未闻，听都没听说过！
但忽然，曲程想到了什么，连忙询问道：“难道这就是突破量子隧穿效应，制造出更高性能芯片的办法？”
芯片纳米制程为什么推进慢？
原因就出自“量子隧穿”上，必须先解决它，才能造出新一代的纳米制程芯片。
那什么是量子隧穿效应？
众所周知，芯片的算力是由无数个0和1组成。
在电流通过芯片内部的晶体管，它就会给出0和1的反馈，形成基础的算力。
想要算力强劲，那芯片内部的晶体管数量自然要越多越好。
在指甲盖大小的有限面积，晶体管越多越好，这只能是把晶体管相隔的栅极做小，这也是所谓的纳米等级。
可问题来了。
栅极越小，晶体管就越近，电流是有相互吸引性的，这就可能会导致电流汇聚。
具体什么意思？
这就好比说，两股电流通过电路，本该是要产生0和1两个计算单元，结果因为晶体管栅极相隔实在太近，电流出现了交汇融合，导致只触发了0这个计算单元，1的晶体管没有电流触发，就会导致芯片算力出现混乱。
如果不解决这个问题，那就无法提升芯片纳米等级。
而世界公认的最小纳米，是5纳米，要是再往下，就会发生严重的量子遂穿效应。
……
高正谦看了眼曲程，淡淡笑道：“是的，纯3纳米制程芯片，这可不是现阶段能够设计的，还需要更高性能的eda软件配合。”
“那就是说，我们其实在设计7纳米制程芯片？”陈星询问。
出于对高正谦的信任，他并没有过多干涉芯片研发，只知道要弄3纳米芯片。
可他万万没想到，此3纳米非彼3纳米，它拥有3纳米的性能，却是7纳米的制程。
“对的。”
高正谦点了点头，又纠正道：“虽说是7纳米，但芯片性能方面是可以做到3纳米的。”
“明白了。”
陈